





طراحی مدارهای منطقی

فصل پنجم:
مدارهای ترتیبی

University of Tabriz
Department of Computer Science
Jafar Razmara


مدارهای ترکیبی

- تا کنون تمام مدارهای مورد بحث مدارهای منطقی ترکیبی بودند که هیچ عنصر حافظه‌ای در آنها وجود نداشت.
- در مدارهای منطقی ترکیبی یک ورودی یکسان منجر به یک خروجی می‌شود.
- این وضعیت مشابه عملکرد توابعی می‌باشد که در آن هر ورودی تنها یک خروجی تولید می‌کند.




مدارهای ترتیبی


- در مقابل مدارهای منطقی ترکیبی که خروجی تنها به ورودی بستگی دارد، در مدارهای منطقی ترتیبی، خروجی نه تنها به ورودی بلکه به حالت قبلی خروجی و مدار و یا مقدار قبلی حافظه آن نیز بستگی دارد.
- این موضوع درک عملکرد مدار را دشوار می کند چرا که اعمال یک ورودی می تواند (بسته به مقدار ذخیره شده در حافظه) منجر به تولید خروجی های متفاوت گردد.
- محتویات حافظه نیز می تواند بسته به مقدار ورودی تغییر کند.
- برای تجزیه و تحلیل و طراحی این مدارها به روش های دیگری علاوه بر روش های مورد استفاده در مدارهای ترکیبی نیازمندیم.



مدارهای ترتیبی



Block diagram



Timing diagram of clock pulses

مدارهای ترتیبی

مثالهایی از مدارهای منطقی ترتیبی:

- در زندگی روزمره می توان مثالهای متعددی از مدارهای منطقی ترتیبی یافت:

– جهت حرکت و همچنین توقف آسانسور

– چراغ راهنمایی در سر چهار راه

- در دنیای کامپیوتر نیز مثالهای متفاوت و متنوعی از مدارهای ترتیبی وجود دارد

– شمارنده ها

– عناصر ذخیره سازی

مدارهای ترتیبی

حافظه چیست؟



- یک حافظه RAM حداقل باید ۳ خصیصه داشته باشد:

1. حافظه باید قادر به ذخیره‌سازی یک مقدار باشد.
2. باید بتوان مقدار ذخیره شده در حافظه را بازیابی کرد (عملیات خواندن).
3. باید بتوان مقدار ذخیره شده را تغییر داد (عملیات نوشتن).

مدارهای ترتیبی

طرح اولیه یک سلول حافظه


- ایده ذخیره سازی اطلاعات استفاده از مداری است که توسط یک حلقه خروجی را به ورودی وصل می کند.



- در این مدار مقدار Q ذخیره می شود، چرا که این مقدار هرگز تغییر نمی کند.
- در این مدار نمی توان مقدار Q را تغییر داد چرا که هیچ گونه ورودی برای تغییر وجود ندارد.

لج RS - (RS latch)

- در مدار زیر به جای استفاده از گیت‌های NOT از گیت‌های NOR استفاده شده است.
- به مدار زیر یک لج RS می‌گویند.
- با استفاده از ورودی‌های S و R می‌توان خروجی‌های Q و Q' را کنترل کرد.



- در این مدار خروجی‌های Q و Q' به ورودی‌های مدار برمی‌گردند. این خروجی‌ها فقط خروجی نیستند بلکه ورودی نیز هستند.

لatch RS - (RS latch)

- برای درک چگونگی تغییرات در Q و Q' باید علاوه بر مشاهده وضعیت ورودی‌های R و S باید خروجی‌های جاری Q و Q' نیز لحاظ شوند.


$$Q_{\text{بعدی}} = (R + Q'_{\text{فعلی}})'$$

$$Q'_{\text{بعدی}} = (S + Q_{\text{فعلی}})'$$

لچ RS - (RS latch)

حالت $RS=00$ ($R=0, S=0$):

- در زیر تغییرات خروجی بر حسب مقادیر S و R به نمایش گذاشته شده است.
- چه اتفاقی می افتد در صورتی که ورودی های S و R برابر 0 باشند؟
- با جایگزینی این مقادیر به جای S و R معادله مشخصه لچ RS به صورت زیر در می آید:



$$Q_{\text{فعلي}} = (0 + Q'_{\text{فعلي}})' = Q_{\text{فعلي}}$$

$$Q'_{\text{فعلي}} = (0 + Q_{\text{فعلي}})' = Q'_{\text{فعلي}}$$

لچ RS - (RS latch)


- بنابراین زمانی که $RS=00$ است Q مقدار قبلی خود را حفظ می کند:
(فعلی Q = بعدی Q)
- این دقیقاً همان چیزی است که ما برای ذخیره مقدار در لچ بدان نیاز داریم.

لچ RS - (RS latch)

ست کردن لچ توسط حالت $RS=01$ ($R=0, S=1$):

- در حالتی که $S=1$ و $R=0$ است حالت و خروجی لچ به چه مقداری تغییر پیدا می کند؟
- از آنجایی که مقدار $S=1$ می باشد، بدون توجه به مقدار فعلی Q' ، مقدار بعدی Q' برابر با صفر خواهد بود.

$$Q'_{\text{next}} = (1 + Q_{\text{current}})' = 0$$



- بنابراین مقدار جدید Q' به گیت NOR بالائی مدار انتقال پیدا می کند. از آنجایی که ورودی دیگر NOR مزبور $R=0$ است. بنابراین:

$$Q_{\text{Next}} = (0 + 0)' = 1$$

لچ RS - (RS latch)


- بنابراین وقتی $RS=01$ آنگاه $Q_{next}=0$ و $Q'_{next}=1$
- در این حالت دیدیم که با قرار دادن $S=1$ مقدار Q نیز برابر با 1 می شود. به این عمل ست کردن لچ RS می گویند.
- توجه کنید تولید خروجی از زمانی که $S=1$ می شود تا زمانی که مقدار $Q_{next}=1$ می شود در دو مرحله طی می شود (دو تاخیر گیت).
- اما زمانی که Q_{next} برابر با 1 می شود، خروجی دیگر تغییر نمی کند به این حالت یک حالت پایدار می گویند.

لچ RS - (RS latch)

ریست کردن لچ با مقدار $RS=10$ ($R=1, S=0$):

- مقدار $Q'Q$ برابر با چه مقداری می‌گردد اگر $RS=01$ شود؟
- از آنجائی که $R=1$ و مقدار Q_{next} بدون توجه به مقدار $Q_{current}$ برابر 0 است، بنابراین:

$$Q_{next} = (1 + Q'_{current})' = 0$$




- مقدار جدید Q به NOR پائینی در مدار انتقال یافته و از آنجائی که $S=0$ است، پس:

$$Q'_{next} = (0 + 0)' = 1$$

لج RS - (RS latch)

- بنابراین وقتی $RS=10$ در نتیجه $Q_{next}=0$ و $Q'_{next}=1$
- صفر کردن خروجی Q را ریست و یا پاک کردن می گویند. نام گذاری حرف R ورودی که از کلمه Reset گرفته شده است نمایانگر این واقعیت است که با 1 شدن R و 0 بودن S عمل ریست صورت می گیرد.
- در اینجا بر مشاهده تغییرات از زمان اعمال ورودی تا مشاهده خروجی نهایی ۲گیت تاخیر وجود دارد.

تأخیر در لچ RS




- نمودار زمانی ابزار مناسبی برای درک عملکرد یک مدار ترتیبی می باشد. در شکل مقابل یک نمودار زمانی چگونگی تغییر خروجی با اعمال ورودی $RS=01$ است.

1. فرض کنید مقدار اولیه خروجی ها برابر باشند با $Q=0$ و $Q'=1$.


2. وقتی که $S=1$ ، Q' بعد از یک گیت تأخیر از 1 به 0 تغییر پیدا می کند.

3. این تغییر در Q' همراه با ورودی $R=0$ باعث می شود که Q بعد از یک گیت تأخیر دیگر به 1 تغییر مقدار دهد.

4. بعد از این لچ به حالت پایدار خود می رسد تا زمانی که دوباره S یا R تغییر پیدا کنند.



له RS - (RS latch)




R	S	$Q(t+1)$	$\bar{Q}(t+1)$
0	1	1	0
0	0	1	0
1	0	0	1
0	0	0	1
1	1	0	0
0	0	نامعین	نامعین


لچ RS - (RS latch)

خروجی لچ در حالت RS=11

- در حالتی که RS=11 باشد هر دو خروجی Q_{next} و Q'_{next} صفر می شود. اگر بعدا RS=00 شود، خروجی قابل پیش بینی نیست.
- علاوه براین، این حالت متناقض اینست که Q و Q' همواره باید مکمل یکدیگر باشند.




لچ RS - (RS latch)




R	S	$Q(t+1)$	$\bar{Q}(t+1)$
0	1	1	0
1	0	0	1
0	0	$Q(t)$	$\bar{Q}(t)$
1	1	غيرمجاز	غيرمجاز

سمبل بلوی دیاگرامی




SR



$\bar{S}\bar{R}$


لج RS دارای پایه کنترل یا فعالسازی

C : وقتی فعال باشد، R و S می‌توانند اثرگذار باشند.




کنترل لچ با پالس ساعت

CLK: پالس‌های ساعت (که باعث همگام‌سازی مدار می‌شود) وقتی در حالت یک هستند، اجازه می‌دهند R و S اثرگذار باشند.




لچ RS - (RS latch) با گیت‌های NAND



R	S	$Q(t+1)$	$\bar{Q}(t+1)$
0	1	1	0
1	0	0	1
1	1	$Q(t)$	$\bar{Q}(t)$
0	0	غیرمجاز	غیرمجاز

لچ RS - (RS latch) با گیت‌های NAND و دارای پایه کنترل


- لچ RS با یک ورودی کنترلی C (توجه: همه گیت‌ها NAND هستند).



C	S	R	S _i	R _i	Q
0	x	x	1	1	No change
1	0	0	1	1	No change
1	0	1	0	1	0 (reset)
1	1	0	1	0	1 (set)
1	1	1	0	0	Avoid!

- در صورتی که مقدار ورودی کنترلی C، 1 باشد ورودی‌های RS می‌توانند همانند گذشته عمل کنند و حالت مدار را با توجه به مقادیر خود تغییر دهند. در صورتی که مقدار C=0 باشد ورودی‌ها نمی‌توانند حالت مدار را تغییر دهند.

بلوی دیاگرام لے RS



(جدول مشخصه)

S	R	Q(t+1)
0	0	Q(t)
0	1	0
1	0	1
1	1	غیرمجاز

استفاده از لچ RS بجای سلولهای حافظه

S	R	Q
0	0	No change
0	1	0 (reset)
1	0	1 (set)

- با مشاهده جدول روبه رو مشخص می شود که با تغییر در ورودی های RS می توان خروجی را ست، ریست و یا با ورودی 00 بدون تغییر نگه داشت.

Inputs		Current		Next	
S	R	Q	Q'	Q	Q'
0	0	0	1	0	1
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	0	1	0

- خروجی Q در هر لحظه بیانگر داده ذخیره شده در لچ می باشد. به این مقدار معمولاً حالت لچ گفته می شود.

- با باز نویسی جدول فوق به صورت شکل مقابل مشاهده می شود که مقدار خروجی در هر لحظه علاوه بر مقادیر RS به مقدار فعلی Q و Q' نیز بستگی دارد.

لج‌های دیگر


- لج D
- لج JK
- لج T

- در ادامه فقط لج D را بررسی کرده و در مورد بقیه فقط نوع فلیپ‌فلاپشان را صحبت خواهیم کرد.


D لچ

• لچ D با استفاده از یک لچ RS ساخته می‌شود. وظیفه گیت‌های اضافی تولید سیگنال‌های مناسب برای ورودی‌های S و R بر اساس ورودی‌های D (data) و C (control) می‌باشد.

- هنگامی که $C=0$ باشد S و R هر دو یک شده و لذا مقدار Q تغییر نمی‌کند.
- هنگامی که $C=1$ باشد خروجی Q برابر با ورودی D می‌باشد.
- هیچگونه ورودی برای ست و ریست وجود ندارد.




C	D	Q
0	x	No change
1	0	0
1	1	1



فلیپ فلاپ (لج تریگرشونده یا مساس به لبه ساعت)


- برای جلوگیری از بعضی مشکلات، سعی می شود پالس ساعت فقط در لبه مثبت (لحظه بالارونده) و یا لبه منفی (لحظه پایین رونده) باعث اثرگذاری شود.



(الف) پاسخ به سطح مثبت



(ب) پاسخ به لبه مثبت




(پ) پاسخ به لبه منفی



شکل ۸-۵. پاسخ ساعت در لج و فلیپ فلاپ

فلیپ فلاپ (لج ترانزیشننده یا حساس به لبه ساعت)

- پیاده سازی فلیپ فلاپ D با لچ های master-slave حساس به لبه منفی ساعت




Master-Slave D Flip-Flop




- فلیپ فلاپ D حساس به لبه مثبت ساعت

فلیپ فلاپ JK (JK-Flip Flop)

- بسیار شبیه به فلیپ فلاپ RS می باشد.
- حالت نامعین فلیپ فلاپ RS رفع اشکال شده است.
- ورودی J برای ست کردن و ورودی K برای پاک کردن فلیپ فلاپ بکار می رود.
- اگر هر دو ورودی J و K با هم یک شوند، خروجی به حالت مکمل خود می رود.
- اگر هر دو ورودی J و K برابر با صفر باشند، خروجی بدون تغییر می ماند.




(a) Circuit diagram




(b) Graphic symbol

فلیپ فلاپ T (T-Flip Flop)


- یک زیرگروه تک ورودی از فلیپ فلاپ JK است.
- اگر هر دو ورودی J و K فلیپ فلاپ JK بهم وصل شوند، فلیپ فلاپ T ساخته می شود.
- اگر ورودی T برابر با یک باشد، در هر پالس ساعت خروجی یکبار مکمل می شود.
- اگر ورودی T فلیپ فلاپ برابر با صفر باشد، خروجی فلیپ فلاپ ثابت و بدون تغییر می ماند.



(a) From JK flip-flop



(b) From D flip-flop



(c) Graphic symbol

انواع فلیپ فلاپ ها

فلیپ فلاپ RS

Q(t)	R	S	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	X
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	X

RS		00	01	11	10
Q	0	0	1	X	0
	1	1	1	X	0


Q(t+1)

معادله مشخصه:

$$Q(t+1) = S + QR'; \quad SR = 0$$

انواع فلیپ فلاپ ها

فلیپ فلاپ RS



(جدول مشخصه)

S	R	Q(t+1)
0	0	Q(t)
0	1	0
1	0	1
1	1	غیرمجاز


RS		00	01	11	10
Q	0	0	1	X	0
	1	1	1	X	0

معادله مشخصه:

$$Q(t+1) = S + QR'; \quad SR = 0$$

انواع فلیپ فلاپ ها

فلیپ فلاپ JK



(جدول مشخصه)

J	K	Q(t+1)
0	0	Q(t)
0	1	0
1	0	1
1	1	$\overline{Q(t)}$

معادله مشخصه:

$$Q(t+1) = JQ' + K'Q$$

انواع فلیپ فلاپ ها

ارتباط فلیپ فلاپ D و T با فلیپ فلاپ JK


(جدول مشخصه)

J	K	$Q(t+1)$
0	0	$Q(t)$
0	1	0
1	0	1
1	1	$\overline{Q(t)}$

T $\left\{ \begin{array}{l} \rightarrow \text{row } (0,0) \\ \rightarrow \text{row } (1,1) \end{array} \right.$ D

انواع فلیپ فلاپ ها

فلیپ فلاپ T



(جدول مشخصه)

T	Q(t+1)
0	Q(t)
1	$\overline{Q(t)}$

معادله مشخصه:


$$Q(t+1) = TQ' + T'Q = T \oplus Q$$

انواع فلیپ فلاپ ها

D فلیپ فلاپ

(جدول مشخصه)

D	Q(t+1)
0	0
1	1




معادله مشخصه:

$$Q(t+1)=D$$


تعیین عملکرد یک مدار ترتیبی

- عملکرد یک مدار ترتیبی بر اساس سیگنالهای ورودی، خروجی و وضعیت فلیپ فلاپ ها تعیین می شود.



تعیین عملکرد یک مدار ترتیبی

- وضعیت بعدی فلیپ فلاپ ها نیز به وضعیت قبلی آنها و ورودی های مدار بستگی دارد.



State equations

$$A(t+1) = D_A(t) = x(t)B(t)$$

$$B(t+1) = D_B(t) = x(t) + A(t)$$

Output equation

$$y(t) = x(t)A(t)B(t)$$

جدول حالت

تعیین وضعیت مدار ترتیبی بر اساس ورودی ها، خروجی ها و وضعیت فلیپ فلاپ ها در قالب جدول حالت بررسی می شود.

حالت فعلی (Present state): حالت فعلی فلیپ فلاپ را نشان می دهد.

حالت بعدی (Next state): حالت بعدی پس از دریافت پالس را نشان می دهد.

خروجی (Output): خروجی فعلی مدار (براساس حالت فعلی و ورودی) را نشان می دهد. (توجه: برای هماهنگی با کتاب موريس مانو، خروجی فعلی را در نظر می گیریم و در جدول نشان می دهیم و نه خروجی بعدی. لذا اسلایدها را تغییر ندادم)

State Table

$$A(t+1)=D_A(t) = x(t)B(t)$$

$$B(t+1)=D_B(t) = x(t)+A(t)$$

$$y(t) = x(t)A(t)B(t)$$

Present State $A(t)B(t)$	Next State				Outputs	
	$x=0$		$x=1$		$x=0$	$x=1$
	$A(t+1)B(t+1)$		$A(t+1)B(t+1)$		y	
0 0	0	0	0	1	0	0
0 1	0	0	1	1	0	0
1 0	0	1	0	1	0	0
1 1	0	1	1	1	0	1

$y(t)$

جدول حالت

• تعیین وضعیت مدار ترتیبی بر اساس ورودی ها، خروجی ها و وضعیت فلیپ فلاپ ها در قالب جدول حالت بررسی می شود.

• حالت فعلی (Present state): حالت فعلی فلیپ فلاپ را نشان می دهد.

• حالت بعدی (Next state): حالت بعدی پس از دریافت پالس را نشان می دهد.

• خروجی (Output): خروجی فعلی مدار (براساس حالت فعلی و ورودی) را نشان می دهد. (توجه: برای هماهنگی با کتاب موريس مانو، خروجی فعلی را در نظر می گیریم و در جدول نشان می دهیم و نه خروجی بعدی. لذا اسلایدها را تغییر ندادم)

*حالتها را براساس اسم خروجی فلیپ فلاپ ها مشخص کرده و بایستی با توجه به اتصالات، معادلات آنها (یعنی معادله حالت بعدی براساس حالت کنونی و ورودی کنونی) و نیز معادلات خروجی (یعنی معادله خروجی کنونی براساس حالت و ورودی کنونی) را به دست آوریم.

$$A(t+1)=D_A(t) = x(t)B(t)$$

$$B(t+1)=D_B(t) = x(t)+A(t)$$

$$y(t) = x(t)A(t)B(t)$$

جدول حالت

تعیین وضعیت مدار ترتیبی بر اساس ورودی ها، خروجی ها و وضعیت فلیپ فلاپ ها در قالب جدول حالت بررسی می شود.

حالت فعلی (Present state): حالت فعلی فلیپ فلاپ را نشان می دهد.

حالت بعدی (Next state): حالت بعدی پس از دریافت پالس را نشان می دهد.

خروجی (Output): خروجی فعلی مدار (براساس حالت فعلی و ورودی) را نشان می دهد. (توجه: برای هماهنگی با کتاب موريس مانو، خروجی فعلی را در نظر می گیریم و در جدول نشان می دهیم و نه خروجی بعدی. لذا اسلایدها را تغییر ندادم)

State Table

Present State $A(t)B(t)$	Next State		Outputs	
	$x=0$ $A(t+1)B(t+1)$	$x=1$ $A(t+1)B(t+1)$	$x=0$ y	$x=1$ $y(t)$
0 0	0 0	0 1	0	0
0 1	0 0	1 1	0	0
1 0	0 1	0 1	0	0
1 1	0 1	1 1	0	1

*جدول حالت را می توان از روی

معادلات حالت و خروجی و یا با

توجه به اتصال مدار به دست آورد:

دیاگرام حالت

برای رسم دیاگرام حالت:


- تمامی ترکیبات ممکن از ورودیها شناسائی می شوند.
- تمامی ترکیبات حالات ممکن شناسائی می شوند.
- به ازای هر حالت می توان یک نام سمبولیک تعریف کرد.

	Present State	Next State		Output	
		x=0	x=1	x=0	x=1
Let:					
$s_0 = 00$	s_0	s_0	s_1	0	0
$s_1 = 01$	s_1	s_0	s_3	0	0
$s_2 = 10$	s_2	s_1	s_1	0	0
$s_3 = 11$	s_3	s_1	s_3	0	1

دیاگرام حالت


Present State	Next State		Output	
	x=0	x=1	x=0	x=1
00	00	01	0	0
01	00	11	0	0
10	01	01	0	0
11	01	11	0	1

در x/y بر روی یالها، x نشان دهنده ورودی و y نشان دهنده خروجی است.




دیاگرام حالت

Present State	Next State		Output	
	x=0	x=1	x=0	x=1
s_0	s_0	s_1	0	0
s_1	s_0	s_3	0	0
s_2	s_1	s_1	0	0
s_3	s_1	s_3	0	1




تعیین معادلات ورودی هر فلیپ فلاپ



$$D_A = xB$$

$$D_B = x + A$$

بررسی یک مثال (۱): تعیین عملکرد یک مدار ترتیبی



• اگر فلیپ فلاپ بالایی را A و پایینی را B بنامیم، معادلات حالت و خروجی به صورت زیر خواهد بود:

$$A(t+1) = D_A(t) = A(t)x(t) + B(t)x(t)$$

$$B(t+1) = D_B(t) = A'(t)x(t)$$

$$y(t) = [A(t) + B(t)]x'(t)$$


و یا بصورت ساده‌تر:

$$A(t+1) = (A+B)x$$

$$B(t+1) = A'x$$


$$y = (A+B)x'$$

بررسی یک مثال (۱): تعیین عملکرد یک مدار ترتیبی



حالت فعلی		ورودی	حالت بعدی		خروجی
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0

بررسی یک مثال (۱): تعیین عملکرد یک مدار ترتیبی



حالت فعلی		ورودی	حالت بعدی		خروجی
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	0	0
1	1	0	0	0	1
1	1	1	1	0	0


دو مدل اساسی ماشین حالت



- ماشین حالت میلی (Mealy)
 - در این مدل، خروجی تابعی از حالت فعلی و ورودی مدار است، (مثل مثالهای اسلایدهای قبلی) لذا، هر تغییر ورودی در مدت سیکل ساعت، روی خروجی اثر خواهد داشت. به این خاطر، برای همگامی خروجی با پالس ساعت، بایستی ورودی‌ها هم با پالس ساعت همگام باشند و خروجی هم در لحظه لبه ساعت نمونه‌برداری شود.
- ماشین حالت مور (Moore)
 - در این مدل، خروجی فقط تابعی از حالت فعلی است (مثل مثالهای اسلایدهای بعدی). لذا، تغییر ورودی در مدت سیکل ساعت روی خروجی اثر ندارد.
 - خروجی با پالس ساعت همگام است چرا که فقط تابعی از حالت مدار است که آن هم با پالس ساعت همگام است.
 - در این مدل، ممکن است در دیاگرام حالت، خروجی خاصی مشخص نشود یا آن را درون دایره‌ها و در کنار مقدار حالت بیان کنند.

بررسی یک مثال (۲): تعیین عملکرد یک مدار ترتیبی


- برای مدار ترتیبی زیر جدول حالت و نمودار حالت را رسم کنید.



- معادله حالت مدار:


$$A(t+1) = D_A(t) = A(t) \oplus (x \oplus y)$$

بررسی یک مثال (۲): تعیین عملکرد یک مدار ترتیبی




Present state	Inputs		Next state
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

بررسی یک مثال (۲): تعیین عملکرد یک مدار ترتیبی



Present state	Inputs		Next state
A	x	y	A
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

مثال تحلیل مدار ترتیبی با فلیپ فلاپ JK



$$J_A = B \quad K_A = Bx'$$

$$J_B = x' \quad K_B = A'x + Ax' = A \oplus x$$

$$A(t+1) = JA' + K'A$$

$$B(t+1) = JB' + K'B$$

$$A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$$

$$B(t+1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$$

مثال تحلیل مدار ترتیبی با فلیپ فلاپ JK

$$J_A = B$$

$$K_A = Bx'$$

$$J_B = x'$$

$$K_R = A'x + Ax' = A \oplus x$$

$$A(t + 1) = JA' + K'A$$

$$B(t+1) = JB' + K'B$$

$$A(t+1) = BA' + (Bx')'A = A'B + AB' + Ax$$

$$B(t+1) = x'B' + (A \oplus x)'B = B'x' + ABx + A'Bx'$$

جدول حالت برای مدار ترتیبی با فلیپ فلاپ JK.

حالت فعلی			حالت بعدی		ورودی های فلیپ فلاپ			
A	B	x	A	B	J_A	K_A	J_B	K_B
0	0	0	0	1	0	0	1	0
0	0	1	0	0	0	0	0	1
0	1	0	1	1	1	1	1	0
0	1	1	1	0	1	0	0	1
1	0	0	1	1	0	0	1	1
1	0	1	1	0	0	0	0	0
1	1	0	0	0	1	1	1	1
1	1	1	1	1	1	0	0	0

مثال تحلیل مدار ترتیبی با فلیپ فلاپ T

$$T_A = Bx$$


$$T_B = x$$

$$y = AB$$


$$Q(t+1) = T \oplus Q = T'Q + TQ'$$

$$A(t+1) = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$

$$B(t+1) = x \oplus B$$



(ب) نمودار حالت



بازنشانی CLK

(الف) نمودار مدار

مثال تحلیل مدار ترتیبی با فلیپ فلاپ T

$$Q(t + 1) = T \oplus Q = T'Q + TQ'$$

$$A(t + 1) = (Bx)'A + (Bx)A' = AB' + Ax' + A'Bx$$

$$B(t + 1) = x \oplus B$$

$$T_A = Bx$$

$$T_B = x$$

$$y = AB$$

جدول حالت برای مدار ترتیبی با فلیپ فلاپ های T

حالت فعلی		ورودی	حالت بعدی		خروجی
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	0	1	0
0	1	1	1	0	0
1	0	0	1	0	0
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	0	0	1

طراحی مدارهای ترتیبی


مراحل طراحی مدار ترتیبی:

- ۱- توصیف و فهم مسأله و رسم نمودار حالت با استفاده از اطلاعات داده شده از مسأله
- ۲- کاهش تعداد حالات در صورت امکان
- ۳- تخصیص مقادیر دودویی به حالات
- ۴- بدست آوردن جدول حالت دودویی
- ۵- تعیین تعداد و نوع فلیپ فلاپهای مورد نیاز
- ۶- یافتن معادلات ورودی فلیپ فلاپها و خروجی مدار با استفاده از جداول تحریک فلیپ فلاپها و جدول حالت و ساده سازی آنها
- ۷- رسم نمودار مدار منطقی

بررسی یک مثال (۱): طراحی مدارهای ترتیبی

مثال: مداری ترتیبی طراحی کنید که در هر کلاک پالس یک بیت از ورودی دریافت نموده و بیت توازن زوج را به ازای ورودیهای دریافت شده در خروجی نمایش دهد.

۱. رسم دیاگرام حالت و تخصیص مقادیر دودویی به حالتها



ورودی: ۱ بیت
خروجی: ۱ بیت p_e
حالت: بیت توازن ماقبل

۲. رسم جدول حالت دودویی

Present State	Next State		Output	
	x=0	x=1	x=0	x=1
0	0	1	0	1
1	1	0	1	0

- تعیین تعداد و نوع فلیپ فلاپ: یک فلیپ فلاپ D
- تشکیل معادلات حالت و خروجی مدار

$$Q_{t+1} = D_t = Q_t x' + Q_t' x$$


$$\text{Output} = Q_{t+1}$$

بررسی یک مثال (۱): طراحی مدارهای ترتیبی

مثال: مداری ترتیبی طراحی کنید که در هر کلاک پالس یک بیت از ورودی دریافت نموده و بیت توازن زوج را به ازای ورودیهای دریافت شده در خروجی نمایش دهد.

$$Q_{t+1} = D_t = Q_t x' + Q_t' x$$

$$\text{Output} = Q_{t+1}$$



مداول تمرینی

جدول تحریک فلیپ فلاپ، عکس جدول مشخصه است. از روی حالت فعلی و بعدی، مشخص می کند که ورودیها چه مقداری باید داشته باشند.

Flip-Flop Excitation Tables

$Q(t)$	$Q(t + 1)$	J	K	$Q(t)$	$Q(t + 1)$	T
0	0	0	X	0	0	0
0	1	1	X	0	1	1
1	0	X	1	1	0	1
1	1	X	0	1	1	0

(a) JK

(b) T


جدول تحریک فلیپ فلاپ D ؟

جدول تحریک فلیپ فلاپ RS ؟


بررسی یک مثال (۲): طراحی مدارهای ترتیبی

مثال: مداری ترتیبی با استفاده از فلیپ فلاپ D طراحی کنید که در صورت دریافت الگوی بیتی ۱۰۱ خروجی ۱ و در غیر اینصورت خروجی صفر تولید کند.

جواب: می‌توان این مسئله را با دیاگرام حالت زیر مشخص کرد و سپس جدول حالت متناظر با آن را به دست آورد.



بررسی یک مثال (۲): طراحی مدارهای ترتیبی



حالت فعلی		ورودی	حالت بعدی		خروجی
A	B	x	A	B	y
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	0	1	0
1	0	0	0	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	0	1	0

بررسی یک مثال (۲): طراحی مدارهای ترتیبی

می‌توان از فلیپ فلاپ **D** استفاده کرد. پس براساس جدول حالت، ورودیهای این فلیپ فلاپها را هم مشخص می‌کنیم و سپس مدار آنها را برحسب حالت کنونی و مقادیر ورودیهای خارجی، به دست می‌آوریم:

ورودی فلیپ فلاپها		خروجی	حالت بعدی	ورودی	حالت فعلی
D_A	D_B	y	A B	x	A B
0	0	0	0 0	0	0 0
0	1	0	0 1	1	0 0
1	0	0	1 0	0	0 1
0	1	0	0 1	1	0 1
0	0	0	0 0	0	1 0
1	1	1	1 1	1	1 0
0	0	0	0 0	0	1 1
0	1	0	0 1	1	1 1

$$Q_{A(t+1)} = D_A = Q_A' Q_B x' + Q_A Q_B' x$$

$$Q_{B(t+1)} = D_B =$$

$$Q_A' Q_B' x Q_A' Q_B' x' + Q_A' Q_B x + Q_A Q_B' x' + Q_A Q_B x$$

$$y = Q_A Q_B' x$$

بررسی یک مثال (۲): طراحی مدارهای ترتیبی


مدار؟

مثال در مورد کاهش تعداد حالتها

به کتاب مراجعه کنید.

بررسی یک مثال (۳): طراحی مدارهای ترتیبی

مثال: یک شمارنده سه بیتی با استفاده از فلیپ فلاپ T طراحی کنید که به ترتیب از 000 تا 111 را بشمارد.




بررسی یک مثال (۳): طراحی مدارهای ترتیبی


- جدول تحریک فلیپ فلاپها
بصورت زیر می باشد:

حالت فعلی			حالت بعدی			ورودیهای فلیپ فلاپ		
A_2	A_1	A_0	A_2	A_1	A_0	TA_2	TA_1	TA_0
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	0	1
1	1	1	0	0	0	1	1	1


بررسی یک مثال (۳): طراحی مدارهای ترتیبی



$$T_{A2} = A_1 A_0$$




$$T_{A1} = A_0$$



$$T_{A0} = 1$$

بررسی یک مثال (۳): طراحی مدارهای ترتیبی



بررسی یک مثال (۱۴): طراحی مدارهای ترتیبی

مثال: یک مدار طراحی کنید که دیودهای قرارداده شده به صورت حلقوی، از مرکز به بیرون روشن شوند.